ADSP-2106x SHARC®-Super Harvard Architecture Computer - это 32-разрядный микрокомпьютер для обработки сигналов, обеспечивающий высокий уровень производительности ЦОС. ADSP-2106x построен на базе DSP-ядра ADSP-21000 и представляет собой полноценную систему-на-кристалле, добавляя двухпортовую SRAM на кристалле и интегрированные периферийные устройства ввода-вывода, поддерживаемые выделенной шиной ввода-вывода. Изготовленный по высокоскоростному КМОП-технологическому процессу с низким энергопотреблением, ADSP-2106x имеет время цикла выполнения команд 25 нс и работает на скорости 40 MIPS. Благодаря встроенному в кристалл кэшу инструкций процессор может выполнить каждую инструкцию за один цикл. В таблице 2 приведены контрольные показатели производительности ADSP-2106x. ADSP-2106x SHARC представляет собой новый стандарт интеграции для сигнальных компьютеров, сочетая высокопроизводительное DSP-ядро с плавающей запятой с интегрированными системными функциями на кристалле, включая до 4 Мбит SRAM-памяти (см. табл. 1), интерфейс хост-процессора, контроллер DMA, последовательные порты и порт связи, а также возможность подключения параллельной шины для мультипроцессинга DSP без склеивания.
Кэш инструкций:
ADSP-2106x имеет встроенный кэш инструкций, который обеспечивает работу в трех шинах для получения одной инструкции и двух значений данных. Кэш является селективным - кэшируются только те инструкции, выборка которых конфликтует с доступом к данным шины PM. Это позволяет выполнять на полной скорости основные, зацикленные операции, такие как умножение-суммирование цифровых фильтров и обработка бабочек БПФ.
Генераторы адресов данных с аппаратными кольцевыми буферами:
Два генератора адресов данных (DAG) ADSP-2106x аппаратно реализуют круговые буферы данных. Циркулярные буферы позволяют эффективно программировать линии задержки и другие структуры данных, необходимые при цифровой обработке сигналов, и широко используются в цифровых фильтрах и преобразованиях Фурье. Две группы DAG в ADSP-2106x содержат достаточное количество регистров для создания до 32 круговых буферов (16 первичных наборов регистров, 16 вторичных). DAG автоматически обрабатывают разворачивание указателей адресов, что снижает накладные расходы, повышает производительность и упрощает реализацию. Циркулярные буферы могут начинаться и заканчиваться в любой ячейке памяти.
Гибкий набор инструкций: 48-битное слово инструкций позволяет выполнять различные параллельные операции, что упрощает программирование. Например, ADSP-2106x может условно выполнить умножение, сложение, вычитание и ветвление - все в одной инструкции.
ОСОБЕННОСТИ ПАМЯТИ И ИНТЕРФЕЙСА ВВОДА-ВЫВОДА:
Процессоры ADSP-2106x добавляют к ядру семейства SHARC следующие архитектурные особенности.
Русский 
Интегральные схемы（ИС）
